

Autora: Bárbara Maria Barreto Fonseca de Cerqueira César

RA: 166242

Data: Março de 2024

1. Escopo

Projeto de um circuito combinacional para detectar 5 dígitos codificados em BCD que compõem o Registro Acadêmico do autor do projeto. Os dígitos detectados em questão são: 1, 2, 3, 4, 6.

Obs: pela falta de 5 dígitos distintos no meu RA, o '3' foi escolhido.

2. Projeto Circuito

2.1. Especificação alto-nível:

Entrada:

$$X \in \{0, 1, 2, 3, 4, 5, 6, 7, 8, 9\}$$

Saída:

$$Z \in \{0, 1\}$$

Função:

$$Z = 1, \text{ quando } X \in \{1, 2, 3, 4, 6\}$$

$$Z = 0, \text{ caso contrário.}$$

2.2. Especificação Binária:

Entrada:

$$X = (x_3, x_2, x_1, x_0)$$

$$x_i \in \{0, 1\}, i = 0, 1, 2, 3$$

O vetor de bits $(x_3 \ x_2 \ x_1 \ x_0)$ representa os valores de 0 a 9 em codificação BCD.

Saída:

$$Z \in \{0, 1\}$$

Função:

Tabela Verdade

Decimal	x_0	x_1	x_2	x_3	Z
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	1
3	0	0	1	1	1
4	0	1	0	0	1
5	0	1	0	1	0
6	0	1	1	0	1
7	0	1	1	1	0
8	1	0	0	0	0
9	1	0	0	1	0
10	1	0	1	0	x
11	1	0	1	1	x
12	1	1	0	0	x
13	1	1	0	1	x
14	1	1	1	0	x
15	1	1	1	1	x

2.3. Minimização:

2.3.1. Soma de Produtos:

	$\bar{x}_1 \bar{x}_0$	$\bar{x}_1 x_0$	$x_1 x_0$	$x_1 \bar{x}_0$
$\bar{x}_3 \bar{x}_2$	0	1	1	1
$\bar{x}_3 x_2$	1	0	0	1
$x_3 \bar{x}_2$	X	X	X	X
$x_3 x_2$	0	0	X	X

$$Z = x_1 x_2' + x_0' x_2 + x_0 x_2' x_3' \quad (4 \text{ NOTs}; 3 \text{ ANDs}; 1 \text{ OR})(8 \text{ Portas})$$

2.3.2. Produto de Somas:

	$x_1 + x_0$	$x_1 + \bar{x}_0$	$\bar{x}_1 + \bar{x}_0$	$\bar{x}_1 + x_0$
$x_3 + x_2$	0	1	1	1
$x_3 + \bar{x}_2$	1	0	0	1
$\bar{x}_3 + \bar{x}_2$	X	X	X	X
$\bar{x}_3 + x_2$	0	0	X	X

$$Z = (x_0 + x_1 + x_2)(x_3')(x_0' + x_2') \quad (3 \text{ NOTs}; 2 \text{ ORs}; 1 \text{ AND})(6 \text{ Portas})$$

2.3.3. Esquemático do Circuito:

O circuito será implementado com a função Produto de Somas já que possui um menor número de portas lógicas (6 portas) em comparação com a função Soma de Produtos (8 portas).

Na Figura 1 é apresentado o diagrama esquemático do circuito implementado.




Figura 1: Diagrama esquemático do circuito.

3. Simulação

Para a simulação as entradas foram configuradas para representar todas as configurações possíveis (0 a 15).

3.1. Simulação Funcional

A Figura 2 apresenta as formas de ondas dos sinais de entrada e saída geradas pela simulação funcional. O sinal de saída LEDR[0] é verdadeiro quando a entrada (SW[3] SW[2] SW[1] SW[0]) assume um dos valores 1, 2, 3, 4 ou 6, como especificado no escopo do projeto.

A simulação funcional foi realizada para as entradas de 0 a 9, já que são para esses valores de entrada que nos interessa as saídas. Os valores 10, 11, 12, 13, 14 e 15 foram definidos como “don’t care”, não importando para o propósito do projeto suas saídas.




Figura 2: Resultado da simulação funcional para as entradas de 0 a 9.

3.2. Simulação temporizada

A Figura 3 apresenta as formas de ondas dos sinais de entrada e sinal de saída geradas pela simulação temporal, que contempla os atrasos das portas. Da mesma forma que o resultado da simulação funcional, a simulação temporizada também indica a operação do circuito consoante a especificação.




Figura 3: Resultado da simulação temporizada.

Multiplexador 4-para-1

1. Escopo

Projeto de um circuito combinacional que implementa um multiplexador 4-para-1, que consiste em um circuito capaz de selecionar um de seus quatro sinais de entrada (dependendo do valor fornecido às linhas de seleção) e direcioná-lo à sua saída. Há também um Enable, que habilita ou desabilita a saída dos sinais.

2. Projeto Circuito

2.1. Especificação alto-nível:

Entrada:

$$x_0, x_1, x_2, x_3 \in \{0, 1\}$$

$$s \in \{0, 1, 2, 3\}$$

$$E \in \{Habilitado, Desabilitado\}$$

Saída:

$$Z \in \{0, 1\}$$

Função:

$$Z = x_s, \text{ quando } E \text{ está habilitado};$$

$$Z = 0, \text{ quando } E \text{ está desabilitado}.$$

2.2. Especificação Binária:

Entrada:

$$X = (x_3, x_2, x_1, x_0) \text{ com } x_i \in \{0, 1\}, i = 0, 1, 2, 3$$

$$s = (s_1, s_0) \text{ com } s_i \in \{0, 1\}, i = 0, 1$$

$$E \in \{0, 1\} \text{ (E de Enable)}$$

Saída:

$$Z \in \{0, 1\}$$

Função:

$$Z = x_s, \text{ se } E = 1;$$

$$Z = 0, \text{ caso contrário.}$$

$$\text{com } s = \sum_{i=0}^{n-1} s_i 2^i$$

E	s_1	s_0	Z
0	x	x	0
1	0	0	x_0
1	0	1	x_1
1	1	0	x_2
1	1	1	x_3

2.3. Minimização:

2.3.1. Soma de Produtos:

	$\bar{s}_1 \bar{s}_0$	$\bar{s}_1 s_0$	$s_1 s_0$	$s_1 \bar{s}_0$
$\bar{E}$	0	0	0	0
E	x_0	x_1	x_2	x_3

$$Z = E.s_1'.s_0'.x_0 + E.s_1'.s_0.x_1 + E.s_1.s_0'.x_2 + E.s_1.s_0.x_3 \text{ (4 ANDs, 1 OR, 2 NOTs) (7 portas)}$$

2.3.2. Produto de somas:

	$s_1 + s_0$	$s_1 + \bar{s}_0$	$\bar{s}_1 + \bar{s}_0$	$\bar{s}_1 + s_0$
E	0	0	0	0
$\bar{E}$	x_0	x_1	x_2	x_3

$$Z = E.(x_0 + s_1 + s_0 + E')(x_1 + s_1 + s_0' + E')(x_2 + s_1' + s_0 + E')(x_3 + s_1' + s_0' + E')$$

Podemos simplificar ainda mais a expressão acima, obtendo:

$$Z = E.(x_0 + s_1 + s_0)(x_1 + s_1 + s_0')(x_2 + s_1' + s_0)(x_3 + s_1' + s_0')$$

(4 ORs, 1 AND, 2 NOTs) (7 Portas)

2.3.2. Esquemático do Circuito:

O Produto de Somas e a Soma de Produtos possuem a mesma quantidade de portas lógicas.

Para o projeto, o circuito foi implementado com a função Soma de Produtos.

Na Figura 4 é apresentado o diagrama esquemático do circuito implementado.




Figura 4: Diagrama esquemático do circuito.

3. Simulação

3.1. Simulação Funcional

A Figura 5 apresenta as formas de onda dos sinais de entrada e saída geradas pela simulação funcional. O sinal de saída LEDR[0] assume o valor de SW[0], SW[1], SW[2], SW[3], quando as entradas de seleção SW[5] e SW[4] estão em 00, 01, 10 ou 11, respectivamente, e a entrada SW[6] (Enable) está em 1. Quando SW[6] = 0, a saída será sempre 0.




Figura 5: Resultado da simulação funcional.

Na Figura 5.1 é apresentada uma nova simulação funcional, para evidenciar de forma mais clara o funcionamento do MUX 4x1. Repare que o sinal da saída LEDR[0] é o sinal da entrada que foi selecionada pelas linhas de seleção (SW[5] e SW[4]), desde que o Enable (SW[6]) esteja em 1 (caso o Enable esteja em 0, a saída sempre será 0).



Figura 5.1: Simulação funcional **adicional**, destacada com cores.

3.2. Simulação Temporizada

A Figura 6 apresenta as formas de ondas dos sinais de entrada e sinal de saída geradas pela simulação temporal, que contempla os atrasos das portas. Da mesma forma que o resultado da simulação funcional, a simulação temporizada também indica a operação do circuito consoante a especificação.




Figura 6: Resultado da simulação temporizada.